台積電首度發表A16新型晶片技術。（圖片來源：Getty Images）
【看中國2024年4月25日訊】（看中國記者李佳琪綜合報導）半導體龍頭企業台積電美國時間24日舉辦2024年北美技術論壇，會中展示其最新的製程技術、先進封裝技術及三維積體電路（3D IC）技術，更首度發表A16（1.6奈米）新型晶片技術，預計於2026年量產。
台積電北美技術論壇24日在美國加州聖塔克拉拉市舉行，台積電總裁魏哲家親自出席。魏哲家表示，「我們身處AI賦能的世界，人工智慧功能不僅建置於資料中心，也內建於個人電腦、行動裝置、汽車、甚至物聯網之中。台積電為客戶提供最完備的技術，從全世界最先進的矽晶片，到最廣泛的先進封裝組合與3D IC平臺，再到串連數位世界與現實世界的特殊製程技術，以實現他們對AI的願景。」
根據台積電官網最新消息，技術論壇揭示的新技術包括：
TSMC A16™技術
隨著領先業界的N3E技術進入量產及N2技術預計於2025年下半年量產，台積電在其技術藍圖上推出了新技術A16。A16將結合台積公司的超級電軌（Super Power Rail）架構與奈米片電晶體，預計於2026年量產。
超級電軌技術將供電網路移到晶圓背面而在晶圓正面釋出更多訊號網路的布局空間，藉以提升邏輯密度和效能，讓A16適用於具有複雜訊號佈線及密集供電網路的高效能運算（HPC）產品。相較於台積電的N2P製程，A16在相同Vdd(工作電壓)下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高達1.10倍，以支援資料中心產品。
NanoFlex™技術支援奈米片電晶體
台積電即將推出的N2技術將搭配TSMC NanoFlex技術，展現台積公司在設計技術協同優化的嶄新突破。TSMC NanoFlex為晶片設計人員提供了靈活的N2標準元件，這是晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，而高度較高的元件則將效能最大化。客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
N4C技術
台積電宣布推出先進的N4C技術以因應更廣泛的應用，N4C延續了N4P技術，晶粒成本降低高達8.5%且採用門檻低，預計於2025年量產。N4C提供具有面積效益的基礎矽智財及設計法則，皆與廣被採用的N4P完全相容，因此客戶可以輕鬆移轉到N4C，晶粒尺寸縮小亦提高良率，為強調價值為主的產品提供了具有成本效益的選擇，以升級到台積電下一個先進技術。
CoWoS®、系統整合晶片、以及系統級晶圓（TSMC-SoW™）
台積電的CoWoS®是AI革命的關鍵推動技術，讓客戶能夠在單一中介層上並排放置更多的處理器核心及高頻寬記憶體（HBM）。同時，台積電的系統整合晶片（SoIC）已成為3D晶片堆疊的領先解決方案，客戶越來越趨向採用CoWoS搭配SoIC及其他元件的做法，以實現最終的系統級封裝（System in Package,SiP）整合。
台積電系統級晶圓技術提供了一個革新的選項，讓12吋晶圓能夠容納大量的晶粒，提供更多的運算能力，大幅減少資料中心的使用空間，並將每瓦效能提升好幾個數量級。台積電已經量產的首款SoW產品採用以邏輯晶片為主的整合型扇出（InFO）技術，而採用CoWoS技術的晶片堆疊版本預計於2027年準備就緒，能夠整合SoIC、HBM及其他元件，打造一個強大且運算能力媲美資料中心伺服器機架，或甚至整臺伺服器的晶圓級系統。
矽光子整合
台積公司正在研發緊湊型通用光子引擎（COUPE™）技術，以支援AI熱潮帶來的數據傳輸爆炸性成長。COUPE使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，相較於傳統的堆疊方式，能夠為裸晶對裸晶介面提供最低的電阻及更高的能源效率。台積電預計於2025年完成支援小型插拔式連接器的COUPE驗證，接著於2026年整合CoWoS封裝成為共同封裝光學元件（Co-Packaged Optics,CPO），將光連結直接導入封裝中。
車用先進封裝
繼2023年推出支援車用客戶及早採用的N3AE製程之後，台積公司藉由整合先進晶片與封裝來持續滿足車用客戶對更高運算能力的需求，以符合行車的安全與品質要求。台積公司正在研發InFO-oS及CoWoS-R解決方案，支援先進駕駛輔助系統（ADAS）、車輛控制及中控電腦等應用，預計於2025年第四季完成AEC-Q100第二級驗證。
中央社報導稱，工研院產科國際所研究總監楊瑞臨對此表示，A16技術、超級電軌和系統級晶圓是台積電這次技術論壇的3大亮點，充分展現技術持續領先態勢。楊瑞臨說，台積電的領先技術將發揮磁吸效果，提高客戶穩定度。台積電同時針對不同需求類型的客戶推出「物美價廉」的製程技術，將有助進一步鞏固客戶關係。
